Curso VHDL.V127. Descripción de una memoria estática, sincrónica, SRAM. Ejecución en la plaqueta DE1

885

34 0

Published 2020-11-11

Descripción de una memoria RAM estática, SRAM, sincrónica, con entrada de datos separada de la salida de datos. Es recomendable que en las FPGA todos los diseños sean sincrónicos, por ese motivo decidí describir una SRAM sincrónica. Intel reconoce el diseño como perteneciente a una memoria y el Quartus incluye un bloque RAM sincrónico propio, dentro de mi diseño. Te muestro el RTL Viewer de Tools, Netlist Viewers del Quartus y lo analizo. Allí se observa el bloque incluido por el Quartus. Luego programo la plaqueta DE1 de Intel-Altera y muestro el correcto funcionamiento.

Si te parece útil la explicación no te olvides de darle un clic a "me gusta" y a la campanita ¡Gracias!
Para contactarme entra a mi sitio Web: susycursos.com/. Allí puedes ver, además de los códigos, todos los esquemas que usé en mis videos. También puedes solicitarme a través de susycursos.com/contactame/ los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción).

Puedes ver y descargar mis códigos fuente de: github.com/susanacanel/proyectos-vhdl.

All Comments (6)

@lelliscanario3527 3 years ago

Saludos. Siempre le felicito y me gusta su forma de explicar. Nuevamente gracias.
@smataras 3 years ago

¡Muchas gracias! Saludos
@carlosalbertolazoquispe8241 3 years ago

podria hacer un tutorial de una memoria rom con la libreria altera_mf y como se debe ejecutar
@sparkrd100 2 years ago

Hola, gracias por la explicación. Tengo una duda, ¿el clock es del sistema/tarjeta o es una función de VHDL?
@vicenteroca2179 3 years ago

Saludos, gracias por tus videos, he intentado enviarte mensaje a través de la pagina web pero no funciona correctamente.Gracias.